





大規模エレクトロニクスシステムにおける 次世代型オペレーションシステムの研究

青木 匠 (東京大学 ICEPP) ATLAS 日本トリガーグループ







1. 高輝度LHC-ATLAS実験におけるTGC検出器システム

2.TGC検出器エレクトロニクスの統合試験

3.TGC検出器システムへの自律型制御機構の導入





1. 高輝度LHC-ATLAS実験における TGC検出器システム



高輝度LHC-ATLAS実験

- 高い統計量を生かした標準模型の精密測定や新物理探索を目的として 2029年から高輝度LHC-ATLAS実験が始まる
- ・陽子陽子散乱の全断面積と比べて、興味のある物理事象の生成断面積ははるかに小さい (< 10⁻⁹) ⇒ 興味のある物理事象を選択する<u>トリガーシステム</u>が重要
- ・初段トリガーはASICやFPGAを用いた、高速なハードウェアベースのトリガーであり、 25 ns毎に検出器から送信される飛跡情報を用いて、オンラインでトリガー判定を行う

後段トリガーはソフトウェアを用いてより精密なトリガー判定を行う



高輝度LHC-ATLAS実験における初段トリガー

・高輝度LHC-ATLAS実験に向けた初段トリガーのアップグレード

	Peak Luminosity (cm ⁻² s ⁻¹)	初段トリガーレート (kHz)	データ記録レート (kHz)
LHC (Run3)	2 × 10 ³⁴	100	1
HL-LHC	5 - 7.5 × 10 ³⁴	1000	10

- Thin Gap Chamber (TGC) 検出器は、ATLAS 検出器の エンドキャップ領域 (1.05 < |η| < 2.4) における 初段トリガーシステムにµ粒子のヒット情報を供給する
- Luminosityの向上に伴う、背景事象及び 初段トリガーレートの増加に対応するため、 Thin Gap Chamber (TGC) 検出器の読み出し、 トリガーエレクトロニクスが刷新される



Thin Gap Chamber (TGC)

- Multi-wire proportional chamber(MWPC)
- ・読み出し32万チャンネル
- ・アノードワイヤで η 方向、 カソードストリップで ϕ 方向の ヒット位置を検出する

<u>TGC検出器システムの刷新</u>

- ・初段トリガーシステムの刷新
 - ・初段トリガーレートを100 kHzから1 MHzに拡張することで、より様々な物理に対応したシステムを実現する
 - ・レイテンシーを2.5 µsから10 µsに増加させることでより洗練されたアルゴリズムの導入を可能にする
- ・TGC検出器システムの刷新
 - TGC検出器からのすべての信号を検出器上の新しい前段回路から新しい後段回路へ転送する (読み出しバンド幅の大幅な拡張による、総読み出しバンド幅~23 Tbps)
 - ・より堅牢で柔軟なトリガーアルゴリズムを後段回路に実装することが可能になる
 - ・フロントエンドにFPGAが導入されるため、FPGAの放射線損傷 (ソフトエラー) への対処が問題となる



第28回 ICEPP シンポジウム

6 / 22



TGC 検出器エレクトロニクスシステムの全体像

- ASD (Amplifier Shaper Discriminator) (~ 2 万 3000 枚)
- **PS board** (**P**rimary Proce**S**sor board)
- JATHub (JTAG AssisTance Hub)
- SL (Sector Logic)

(1434 枚)

(148 枚)

(48 枚)







PS board のインターフェイスと機能

PP ASIC

- 可変遅延を用いた信号のタイミング調整 (刻み幅: < 1ns)
- ・陽子バンチ交差番号を各信号へアサインする (BCID)
- ASD へのテストパルスの発行
- PS board FPGA
 - SL から光リンク経由で制御信号と共に
 40 MHz クロックを固定位相で受け取る (clock on data)
 クロックジッタークリーナーが FPGA や PP ASIC に
 ジッタが少ないクロックを供給する
 - 40 MHz クロックの位相を 18 ps の刻み幅で調整可能
 - PP ASIC からヒット信号を集め、<u>ヒットの有無に</u>
 <u>関わらず固定長のヒットマップを光リンクで</u>
 <u>SL に転送する</u> (8 Gbps × 2)
 - ・

 ・

 ・

 ・

 街空時間で処理及び読み出しを行う
 - ASD 閾値電圧の制御 (DAC) 及びモニター (ADC)



8

/ 22

JATHub のインターフェイスと機能

- ・ATLAS 回路室との光 Ethernet 通信
- ・フロントエンド FPGA のコンフィギュレーション、デバッグのための JTAG 通信
- ・フロントエンド エレクトロニクスの回復手続き
 - SEM controller + JATHub による回復
- PS board 上の 40 MHz クロックの位相測定
 - PS board 間のクロックの位相を 𝔅(100 ps)で揃え、適切な BCID を可能にするため

第28回 ICEPP シンポジウム

• 2枚の SDカード, QSPI フラッシュメモリ を用いた冗長性のあるブートシステム



9/22

VMEによる通信







2. TGC検出器エレクトロニクスの統合試験





TGC 検出器エレクトロニクスの統合試験

• TGC 検出器エレクトロニクスの統合試験のために ASD, PS board, JATHub, (試験用の) SL を使ったテストベンチを KEK に立ち上げた

・目的

- (0) PS board とSL 間のデータフォーマット及びプロトコルの確立
- (1) PP ASIC, DAC, ADC, FPGA のレジスタ制御の実証
- (2) クロック分配、位相モニターおよび位相制御の実証
- (3) TGC 検出器からのヒット信号を模した ASD テストパルスを用いた読み出しパスの実証
- (4) 高輝度 LHC-ATLAS 実験に向けたエレクトロニクスのコミッショニングシステムの開発





TGC 検出器エレクトロニクスの統合試験のセットアップ



・<u>必要なフロントエンドエレクトロニクスを全て設置済みであり、</u> <u>本番用のファームウェア/ソフトウェアの開発や</u> <u>オペレーションやキャリブレーションに要求される全ての機能をテストすることが可能</u>

第28回 ICEPP シンポジウム

12/22

再構成クロック位相の固定精度

- SL から PS board への固定位相でのクロック分配について、JATHub を用いて 再構成クロック位相の固定精度を測定した
- PS board を 10 回再コンフィギュレーションした時の、PS board において
 再構成されるクロックの位相の変化は 30 ps 程度であり設定した到達目標である
 O(100 ps) の精度に対して十分に小さい値である

(PS board の GTトランシーバーのリセット、SL の再コンフィギュレーション、SL のGTトランシーバーの リセット、SL・PS boardのパワーサイクルに伴って観測された位相の変化も 30 ps 程度である)



読み出しシステムのデモンストレーション

- ・制御パスの実証 ・SL-> PS board
- ・読み出しパスの実証
 - ASD -> PS board -> SL -> PC
 - ・ ASD テストパルス
 - 40 MHz クロックに同期して、すべての ASD に
 同時にテスト信号を埋めることができる機能
- 固定時間での処理及び読み出しを実現
- 読み出しパスと制御パスのデモンストレーション として Delay Curve を作成した (特に PP ASIC における可変遅延の制御)
 - このタイミングキャリブレーションは正しい BCID を 行うための重要な手段であり、実際のセットアップでも行う



Hit assignment as a function of PP ASIC signal delay



2022/2/20

第28回 ICEPP シンポジウム

14 / 22

3. TGC検出器システムへの 自律型制御機構の導入



大規模システムにおける自律型制御機構

- •エレクトロニクス制御系の高度化、自動化、高速化
- ・大規模システムでは多数のエレクトロニクスそれぞれで、クロックの再構成、
 パラメータの設定、他のエレクトロニクスとのリンクの確立などを行う必要がある
- ・それぞれのエレクトロニクス上で働く"自律型制御機構"を導入することにより、
 中央の制御系からの操作を最小限に抑え、大規模な並列化を自然に実現できる



不揮発性メモリへのパラメータの保存

- ここでは PS board に着目する (PS board は TGC システム全体で1434枚)
- ・それぞれの PS board においては PP ASIC の適切な設定、クロックへの適切な遅延、 SLとのデータ通信用シリアルリンクの確立を行う必要がある
- PS board を電源オンにした時、もしくは FPGA を再コンフィギュレーションした時の FPGA や素子のレジスタの設定方法について (各 PS board のファームウェアは共通、設定するパラメータはバラバラ) (方法1) 一回一回、SL からそれぞれの PS board のレジスタに書き込む (現行システムの方法) (方法2) PS board 上の不揮発性メモリを利用して、PS board に必要なパラメータを

各自で保存しておき、PS board が自動的に自らをコンフィギュレーションする



17/22



自律型制御機構のコンセプト

・<u>自動トランシーバーリセット</u>

 PS board が JATHub からトランシーバーリセット信号を受け取った時や SL との光リンクが切れた時に 自律型制御機構がそれらを自動的に感知し 固定位相でのクロックの再構成・リンクの再確立を行う

・<u>自動 FPGA (再)コンフィギュレーション</u>

 PS board が JATHub から再コンフィギュレーション信号を受け取った時や 電源を入れられた時に自律型制御機構がそれらを自動的に感知し
 FPGA のコンフィギュレーション、
 固定位相でのクロックの再構成・リンクの再確立、
 及び PS board 毎に異なるパラメータの設定を行う
 (これにより PS board はデータ収集に向けて準備万端となる)

-> これらのことをそれぞれの PS board で並列に行うことが可能となる

自律型制御機構のパラメータ設定部分

- (0) 各 PS board の不揮発性メモリに書き込む必要が ある情報は、SL から最初に書き込んでおく
- (1) 電源をオン、もしくは再コンフィギュレーション
 されたことを自ら認識し、Flash SPI controller を
 動かすことで不揮発性メモリから必要な情報を
 読み取り、Parameter register に格納する
- (2) Parameter register では情報を三重化して保存し、 SEU に堅牢な仕組みを構築する
- (3) 保存した情報を基にして、FPGA のレジスタの設定、
 PP ASIC のパラメータ設定
 40 MHz クロックの位相調整を行う
- -> 現行システムと比べてエレクトロニクスの準備に 必要な時間を圧倒的に短縮することができる



PS board における自律型制御機構の性能評価

・<u>自動トランシーバーリセット</u>

- PS board が JATHub からトランシーバーリセットを受け取った時に、 自律型制御機構によって SL とのリンクが回復するまでの時間を計測
- 196.5 ~ 199 ms 程度 (ジッタークリーナーが安定したクロックを出力するまでの時間が 99 %を占める)

・<u>自動 FPGA 再コンフィギュレーション</u>

- PS board が JATHub から再コンフィギュレーション信号を受け取った時に、FPGAが コンフィギュレーションされ自律型制御機構によって SL とのリンクが回復するまでの時間を計測
- ・4218~4233 ms 程度 (FPGAがコンフィギュレーションされるまでの時間が 95 %を占める)
- -> 自律型制御機構によってエレクトロニクスが準備に必要とする時間を 現行システムに比べて 1/60 倍以下に抑えることができる



20/22



まとめ

・高輝度LHC-ATLAS実験に向けたTGC検出器エレクトロニクスの刷新

- フロントエンドはすべてのヒット信号をバックエンドに転送する仕様となる
- フロントエンドエレクトロニクス最終試作機: PS board, JATHub
 すべての機能をすでに実装しておりボード単体および統合試験においてテスト済み
- ・KEKにおけるTGC検出器エレクトロニクスの統合試験
 - ASD PS board (試験用の) SL + JATHub を用いたテストベンチ
 - ・クロック分配、位相モニター、位相制御、及び読み出しパスを実証
 - ・開発したテストシステムや機能は、そのまま高輝度LHC-ATLAS実験における TGC検出器エレクトロニクスのコミッショニングシステムに使えるものである
- ・

 大規模な物理実験システムで汎用的に活用可能なアイデア・技術の創出
 - リンクエラー等の際に、中央の制御系からの命令がなくとも即座に問題を修正し
 データ収集効率を最大化する
 - 自律型制御機構の導入により自然に制御系の大規模な並列化が実現される (大規模実験における最適な制御手法の提案)



- ・高輝度LHC-ATLAS実験に向けたエレクトロニクスコミッショニングシステムの強化
 - PS board の温度や電圧などのモニタリングシステムの強化等
- 高輝度LHC-ATLAS実験の SL を用いた試験を進めている





Back up





SL のインターフェイスと機能

・<u>メインFPGA</u>

- TGC 全7層及び磁場内部の検出器からの
 ヒット情報を受け取り、パターンマッチングを
 用いた飛跡再構成、及び p_Tの概算
- MUCTPI への飛跡候補の送信
- LOA を受け取った場合に FELIX へ
 ヒット情報及びトリガー情報を渡す
- FELIX から 40 MHz クロック、LOA を含む TTC 信号を受け取り、40 MHz クロックを PS board へ分配する

Zynq MPSoC

- ・上位のコントロールシステムとの通信
- ・メイン FPGA、PS board の制御

• <u>IPMC</u>

- クレートインフラを管理する Shelf Manager への モニタリング情報 (電圧や温度)の送信
- ・SL ボードのプライマリー電源の管理



PS board, 磁場内部の検出器, MDT TP, MUCTPI, FELIX



PS board における 40 MHz クロック位相の一致

- TGC 検出器からのヒット信号はミューオンの検出器への入射位置の違いに起因して、
 PP ASIC への信号の到着時間分布に 20 ~ 30 ns 程度の幅を持つ
 (垂直入射 (0°) の時に、最大の幅を持つ)
- ・ヒット信号を取りこぼすことなく BCID を行いつつ、陽子交差のタイミングとは外れた バックグラウンドを出来るだけ拾わないためには、ヒット信号を受け入れるゲートの タイミング及び幅の最適化が必要となる
- -> 信号のタイミングを揃え、ゲート幅を必要最小限に抑えるためには、 全 1434 枚の PS board での 40 MHz クロックの位相を十分な精度 *O*(100 ps) で 一致させる必要がある



25



固定位相でのクロック分配

- PS board において適切な BCID を実行するためには、SL や PS board のリセットや 再コンフィギュレーションに伴って PS board において再構成されるクロックの位相が 変化しない "固定位相でのクロック分配" を実現する必要がある
- ・固定位相でのクロック分配の実現のためにGTトランシーバーに以下の対処を行なった
 - 1. クロックドメインの統一 (TX, RX)
 - 2. 位相差を吸収するバッファーのバイパス (TX, RX)

3. 再構成クロックの位相調整 (RX)







JATHubによるクロック位相測定

- PS board におけるクロックの位相合わせを行うためには、それぞれの PS board 上の 40 MHz クロックの位相測定を行う必要があり、その役割を JATHub が果たす
- クロック位相測定のための基準クロックの立ち上がりで PS board からのクロックを サンプリングし、次に Dynamic Phase Shift 機能を用いて 18 ps ずつ PS board 上の クロックの位相を進める

(このことを 1400回 (= 25 ns / (1/56 ns)) 繰り返すことで 2π すべてをスキャンする)





PS board 間位相合わせの全体像

SL <-> PS board 間の ファイバー長は、 同サイド、同セクター、 同ステーションに属する PS board においては等しい 2 × 12 × 2 = 48 種類 のファイバー長

- ・JATHub <-> PS board の 間は等長配線
- ・同じセクター内の JATHub には TAM モジュールから等長配線で 基準クロックを配る
- ・異なるセクター間のTAM モジュール を繋げ、セクター間で参照用 クロックの位相を合わせる
- サイド間は地下の作業で、両サイド から信号を引っ張ってきて オシロスコープを見ながら合わせる



クロック位相合わせのデモンストレーション

- PS board と SL との間のファイバー長は すべて同じではないため、PS board 間での 40 MHz クロックの位相を合わせるためには PS board においてクロック位相の調整が必須
- 2枚の PS board を用いたクロックの位相 合わせのデモンストレーションを行なった (2枚のPS boardは異なる長さの光ファイバーで 同じSLに接続しており、光ファイバーの長さ の違いから期待される遅延差と一致している)
- PS board の遅延パラメータを SL から調整することで、
 <u>2枚のPS board回路間でのクロックの</u> 位相合わせを十分に要求を満たす精度 で実現した



自律型制御機構の全体的な手順



 RX におけるクロックの再構成が完了した後に Dynamic Phase Shift が行われるように、 またデータ送信が TX 側のリセットが完了した後にのみ行われるように 自律型制御機構の全体的な手順を組み立てた

高輝度 LHC-ATLAS 実験での SEU 発生頻度

- Run 2 (2018年) にて実際の設置場所に Kintex-7 FPGA 搭載ボードを置き、 SEU 事象の発生回数を計測した (積分ルミノシティー 12.6 fb-1)
- この時の瞬間最高ルミノシティーは 2×10³⁴ cm⁻²s⁻¹
- 全ての SEU 事象は 1 bit error で、
 全て SEM によって
 自動回復が行われた
 - ・光リンクが切断されることもなかった
- 高輝度 LHC-ATLAS 実験での瞬間最高 ルミノシティー 7.5×10³⁴ cm⁻²s⁻¹ では、 どこかのフロントエンド回路 FPGA で SEU が発生する頻度は~10⁻¹ s⁻¹

