

・テストストラクチャーのダイオードのCFscan

・ポリシリコン抵抗のIVscan

ダイオードのCFscan

W3TS3D1

W3TS3D2



Capacitance[F]

ポリシリコン抵抗のIVscan





ポリシリコン抵抗のIVscan















TestStructureのダイオード測定

2023/06/23 M1 能瀬大翔

テストストラクチャー



W3TS3のダイオードのIV、CVを測定した



D1のIVについて



2022/09/15/正午

2022/09/15/am6

2023/06/21

全空乏化電圧について



2段階の全空乏化が見られる →エッジ効果で説明できる



図 6.7 エッジ周辺の構造 [19]

飯坂さん修論より

図 6.7 のように、半導体センサーにはインプラントされ たn型とp-stop以外に端の部分に内側から順番にn型の バイアスリング、ガードリング、そして p 型のエッジの 部分の順に並んでいる。バ イアスリングと n 型のインプ ラントはどちらも GND に落ちている。一方エッジの箇 所の電圧は p 型バルクと共有となり、空乏化には寄与し ない。電圧を印加していくと、空乏層が広がっていき、 キャパシタンスの値は小さくなっていく。全空乏化した 後、ガードリングの箇所がバイアスリング と切り離さ れ、面積としては、小さくなる。その結果として、二段 階の全空乏化電圧が出るといっ たことが起きる。この影 響は全体に対するガードリングの大きさによって決ま り、サイズが小さなダイオードでは顕著に表れている。

To do

全空乏化電圧の2段階のステップの幅をガードリングと全体の大きさから計算する。

厚みは150umと考えて良い。何種類かのダイオードから精度良 く厚みを調べられるかも?

まだ測っていないテストストラクチャーを測ってみる。

ポリシリコン抵抗の抵抗値やinterpix capacitanceなどの計り方を知る。

Rootで3つ以上のプロットできるようになる。

注意 IVを測るときは温度を気にする