





Report from Turin on Front-End design


Ennio Monteil - Angelo Rivetti - Luca Pacher

Turin, 27/08/2013


monteil@to.infn.it

Charge Sensitive Amplifier

- Single-ended common source amplifier with a cascoded input
- Simulation of the <u>noise</u> <u>contribution</u> due to the electronics
- Comparison with the <u>EKV</u> <u>model</u>
- Gain can be increased using a <u>regulated cascode</u> for the PMOS




CSA Noise analysis: results (1)



Constraints:

- L = 130 nm
- Peaking time Tp = 12.5 ns
- C_{detector} = 100 fF
- I = 1.6 µA

Good agreement with the EKV model(within 10%)




Constraints:

- W = 8 µm
- L = 130 nm
- Peaking time Tp = 12.5 ns
- C_{detector} = 100 fF

Noise increases reducing power consumption: need to find the best compromise

CSA Noise analysis: results (2)




Constraints:

- L = 130nm
- Peaking time Tp =12 ns
- I = 1.6 µA

ENC linearly dependent on C_{detector}

CSA Noise analysis: results (3)



Constraints:

- Peaking time Tp = 12.5 ns
- I = 1.6 µA


Noise *does not increase sensibly* with the channel length


Next steps

- Study of the *feedback network schematic* (bipolar architecture based on the Krummenacher scheme)
- Study of the *gain linearity*
- <u>Mismatch analysis</u>: MC simulation of the variation of the transistors parameters due to manufacturing fluctuations
- Simulation of the *power consumption*
- Implementation of the *leakage compensation* circuit
- Connection of this stage with the *comparator*


Comparator design (1)

- build a full-featured front-end analog chain → complete VFE with synchronous binary readout





Comparator design (2)



- at present, offset compensation performed each BX (maybe redundant ?)
- realistic analog pulses coming from the VFE fed to the comparator
- 1000 electrons minimum detectable signal constraint fulfilled
- 100% hit efficiency verified in MC mismatches simulations (no missing/fake hits due to offsets)
- 'ad hoc' control signals, move to a logic FSM algorithm for a more realistic design indeed

Thanks for your attention

Backup

Charge Sensitive Amplifier

	P vdd_omp · · · ·
	· · · · · · · · · · · · · · · · · · ·
peh i i i i i i i i i peh i i i i i i i i i i i i i i i i i i i	Тие
vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp.vdd_amp	T ^{op} oh ^o
vdd_amp.vdd_a	, [™] pah"
l=2u lingerei1 net14'	
	Representation of the second sec
preSetOption:Preset1	oreSetOption:Preset1
	preSet0ption:Preset1
· · · · · · · · · · · · · · · · · · ·	
	netøst fingers:1
• • • • • • • • • •	totalM:1
net13	
	aimM:1idc=IbiasSF
	preSetOption:Preset1
	· · · · · · · · · · · · · · · · · · ·
	<u>↓</u>
	M9 nch M8 M0 "nch" net05 net08 "inch" net08 net08 "inch" "inch"
nch_dny_	● M0 netØS
nçh_dnw net13	
	gndi
grd	
• 132 • C2	totalW1 preSetOption:Preset1 preSetOption:Preset1
i1:0	preSetOption:Preset1 grid
i2=2*Qin/4e−15	
•••••••••••••••••••••••••••••••••••••	····································
gnd gnd	
$\neg \cdot \cdot \cdot \cdot \cdot \neg + $	\forall

Comparator - PREAMP schematic

• • • • • • • • VDDA_PREAMP 🔶 • • • • • • • • • • • • • • • • • •		• • • • • • • • • •						
								י י י ר ר
· · · · · · · · · · · · · · · · · · ·								
				. VÓDÁ_PRÉ	AMP			
· · · · · · · · · SUBA_PREAMP 🔶 · · · · · · · · · · · · · · · · · ·		•)(•	♦ · · · ·	
• • • • • • • • • • • • • • • • • • • •								
· · · · · · · · · · · · · · · · · · ·						N3 M5		
	VDDA_PREAMP	VDDA_PREAMP	"pch" "pch"			"pch" "pch"	VDDA_PREAMP	
	het09	••••••••••••••••••••••••••••••••••••••		VOUT1_PREAMP	VOUT2_PREAMP		hetØ9	_ · · · ·
fingers:1	netØ9	VOUT1_PREAMP	I=1.2u I=1.2u fingers:1 fingers:1.	VOUTLPREAMP	VOUT2_PREAMP	l=1.2u l=1.2u fingers:1 fingers:1	VOUT2_PREAMP	
simi/1			simM:1 simM:1			simM:1 simM:1		
preSetOptionPreset1			proSectEptDentisheSectAct1			preStatEgtEgtEgtEgtet1		
			்.். i i ப	<u> </u>	· · L · · · ·	linin in in a mara		
• VIN1_PREAMP		• • • • • • • • • •			· · · · · · •			
					WA			
			Ľ		· · · · · · · · · · · · · · · · · · ·			
					· · · · · · ·			
			· · · · · · · · · · · · · · · · · · ·		·····			
					je v v v v v j			
			NOLEL BREAM	M8 "beh"	Mî "neb"	nch		
			.VOUT1_PREAMP	w=5u SUBA_P	REAMP w=5u	VOUT2_PREAMP. MN2_PANDAME_PREAM	иР ИР	
• • • • • • • • • • • • • • • • • • • •		• • • • • • • • • • • • • •		SUBA_PREAMP	SUDA_PREAMP			
			net14	fingers:1	fingers:1	net14		
				totalM:1	totalM:1			
	M25			preSetOption:Preset1	preSetOption:Preset1			
netto partura	"hch"							
GNDA_PREAMP	l=1.5u · · · · · · · · · · · · · · · · · · ·							
	simMt1							
• • • • • • • • • • • • • • • • • • • •	preSetOption:Preset1	* * .		nch	M2 *			
					w=1.42u			
· · · · · · · · · · · · · · · · · · ·					SUBA_PREAMP			
				GNDA_PREAMP	fingers:1			
					totalM:1			
					presetOption:Preset1			
		· · · · · · · GNDA_PRE/	AMP·····					
· · · · · · · · · · · · · · · · · · ·								
• • • • • • • • • • • • • • • • • • • •		• • • • • • • • • •						